MN14823/MN14826(MN1480 Series |代表例-2|)

■ 概 要

MN14823, MN14826 は、チューニング用 PLL 回路、音量制御用 6 ピット D/A コンパータを 1 つ内蔵した CMOS 4 ピット・マイクロコンピュータで、周波数シンセサイザ方式 TV チューナの制 御に用いることができます。

■ Description

The MN14823, MN14826 are 4-bit single-chip microcomputers with a PLL circuit and a 6-bit DAC, and are best suited for frequency-synthesizer TV tuning systems.

■ 特 徴

●マイクロコンピュータ部

ROM : 2Kバイト×8ビット RAM : 128ワード×4ビット

命令 : MN1400 シリーズと基本的にコンパチブル

(188ページ参照)

命令サイクル:標準 6 μs ● チューニング用 PLL 回路部

基準クロック発振 : 1~8 MHz

プリスケーラ : 1/64 または 1/256 外付 プログラマブルカウンタ: (基準周波数用 13 ビット

選 局 用 14 ビット (最高入

力周波数 16 MHz)

位相検出器 : 繰返し周波数(1kHz または 2kHz)

●音量制御用 D/A コンバータ部


6ピット 64段


繰返し周波数(標準)7.8kHz

◆+5V 単一電源動作


● MN14823:40 ピン・プラスチック SDIL パッケージ MN14826:28 ピン・プラスチック DIL パッケージ

■ 端子配置図/Pin Assignments





■ 命令マップ/Instruction Map



■ 機能説明

マイクロコンピュータ部は、MN1400を拡張したもので、 以下 MN1400 の基本アーキテクチャと異なる点を中心に記 します。詳細は MN1400 シリーズ・ユーザーズマニュアル を参照してください。


1. ROM

最大4Kバイトまで、使用可能な構造になっています。それに伴い、次の命令が追加されます。

(1) BANK

命令コード 38···「BANK」・

ROM4K バイトのうち、前半2K バイトを BANK0, 後半2 K バイトを BANK1 とし、BANK 命令実行直後の JMP または CAL によって BANK を切り換えます。(BANK は、J MP、CAL の直前のみ有効です。)



注) MN14823, MN14826 では、ROM を 2K バイト (BANKO) のみ内蔵しています。

2. RAM

最大 256 ワードまで使用可能な構造になっています。それ に伴い、次の命令が追加されます。

(1) UPX命令コード 39······「UPX」

UPX 命令直後の LX 命令で、X:8~F を指定します。 (UPX は LX の直前のみ有効でそれ以外の場所での使用は 禁止されています。また、TAXでは直接 X=0~Fにできます。)

(2) TXA命令コード E0······「TXA」 X レジスタの内容が ACC に移されます。

移されたデータが 0 の場合には ZF がセットされ、0 でない場合はリセットされます。

(例)

UPX L:X 2.....(X=A)

 $\dot{L}X$ 2·······(X=2)

3. サブルーチン


4 レベルまで使用可能です。(MN1400 の基本アーキテクチャでは 2 レベル)

4. OSC

基準発振には水晶振動子を使用します。接続は下図のよう にします。

発振周波数:fosc=1~8MHz


外部発振回路使用の場合は、OSC1が入力端子となります。



5. クロック発生器

マイクロコンピュータのクロック発生器は、f=fosc/8 または fosc/16 の信号から 3 相クロック CP1, CP2, CP3 を発生します。したがって、1 サイクル命令の実行時間は、Te=3×1/fとなります。

MN14823, MN14826 には下図の構成の PLL 回路が内蔵されています。



7. 基準周波数カウンタ

13 ピット・プログラマブルカウンタで、マスク ROM 化の際にマスクオプションにより、1/16~1/8000 の任意分周比にセットできます。

また、下位9ビットまでは、マイクロコンピュータ部で制御することも可能です。この場合、RAMのM(3,F)が下位4ビットに対応します。5ビット目から8ビット目までの4ビットはTAPR命令を実行することにより、ACCのデータを設定できます(後述)。9ビット目はCO10出力に対応します。この場合、後述の選局カウンタのデータセットの際、M(3,F)は使用できなくなります。分周比データのコントロールは、選局カウンタのデータ転送と同様にCO0を用います。

注) マスクプログラマブル仕様-PLL カウンタの組み合わせ オブションを参照してください。

. TAPR

命令コード 13·······「TAPR」

ACC の内容が PLL の基準周波数カウンタの 5 ビット目から8 ビット目のラッチに転送されます。

(例)



・8. 選局カウンタ


14 ビット・プログラマブルカウンタで、入力端子 LFI に入力された信号を $1/64\sim1/16000$ に任意分周し、位相検出器 に出力します。

分周比は、RAM の M(3, F), M(2, F), M(1, F), M(0, F)に よってセットできます。

注) マスクプログラム仕様ーPLL カウンタの組み合わせオア ションを参照してください。

9. 分周比データの制御

分周比データは、COO {セット→HOLD リセット→転送 でコントロールされます。




10. 位相検出器 (PDO)

基準周波数カウンタ出力信号が、選局カウンタ出力信号に 比較して

進相のとき PDO 出力 ローレベル遅相のとき PDO 出力 ハイレベル同相のとき PDO 出力 ハイインピーダンスとなります。

-11. SDO

音量制御用の6ビット D/A コンバータです(5ビットも可能)。マイクロコンピュータとの接続は下図のようになっています。




(1) 音量レベルセット命令

TACL……ACC の値を DAC の下位 4 ピットに ラッチします。

TACU……ACC の値を DAC の上位 2 ビットに ラッチします。

(2) 音量出力波形 (標準)


T-49-19-04



注)MN14823, MN14826 では上記の波形を標準とします。 SDO の波形はマスクオプションにより極性を反転できます。

12. リモコン受信回路

RMIN/SNS 1の入力には下記の回路を内蔵しています。



13. タイムベース (時間基準)

基準周波数カウンタ出力を分周した信号を、マイクロコンピュータ部の ACC(LSB)に TCAL 命令で直接入力できます。

分周比は次の中から選択することができ、マイクロコンピュータのプログラム上の時間基準として利用できます。

分周比 1/2, 1/4, 1/8……デューティ1:1 1/5, 1/10 ……デューティ3:2


14. スタンパイモード


HALT 端子をローレベルにすることにより、MN14823, M N14826 は 1 サイクル以内に動作を停止してスタンバイモ ードになります。このとき、

- 発振停止
- ●A,Bポート入力端子および SNS 入力端子はブル ダウン
- ●出力端子はすべてローレベル
- ●出力ポートラッチはすべてリセット
- ●RAM はホールド状態(データを保持)

スタンパイモードからの復帰は、RST 端子をローレベルに にしたまま HALT 端子をハイレベルに戻すことにより発振 を開始します。その後 RST 端子をハイレベルにすると、ROM アドレス 0 番地より実行します。

(例) 停電時のRAMバックアップ用回路





■ 端子説明

端子名	入出力	機能
V _{DD}	電源	電源供給端子 標準+5V
Vss	電源	接地端子 OV
OSC1 OSC2	発振	発振端子 水晶振動子を接続します。 フィルタを接続します。
AI0~AI3	入力	4 ピット並列入力端子 命令 INA によって ACC の BIT0~3 にデータがセットされます。
BI0* BI1* BI2* BI3*	入力	4 ピット並列入力端子 命令 INB によって ACC の BIT0~3 にデータがセットされます。
SNS0	入力	センス入力端子
RMIN (SNS1)	- 入力	リモコン受信回路およびエッジまたはレベルのラッチを内蔵しています。
E00* E01* E02* E03*	出力	4 ピット並列の出力ポート
SDO	出力	音量制御用 D/A コンバータ出力 ローパスフィルタに接続します。
CO1**~CO3** CO4~CO9	出力	ディスクリート出力



マイクロコンピュータ(4-Bit) 6932852 PANASONIC INDL, ELECTRONIC 72C 05747 D

MN1400 Family—3 MN14823/14826(MN1480 Series)

T-49-19-04

■ 端子説明(つづき)

端子名	入出力	機能
HALT	入力	スタンバイ・モード入力端子 (通常ハイレベル)
		ローレベルを入力すると、
•		● 発振停止
		● MN14823/MN14826 はすべての動作を停止
		● RAM の内容は保持
		● AI0~3, BI0~3, SNS0, 1 の入力端子はプルダウン
		●出力端子はローレベル
		の状態になります。
		ハイレベルに戻すと再び発振を始めます。
TEST*	入力	テスト端子
RST	入力	リセット端子 (通常:ハイレベル)
		ローレベルを入力すると、
		ROM アドレス:0番地
		●フラッグ(PS, CF, ZF):リセット
100		●センス入力のラッチ:リセット
		●C ポートラッチ:リセット
		●C ポート出力: ローレベル
		●D ポートラッチ:リセット
		●Dポート出力:Dポート PLAの0番地を出力
15 (4.3)		●E ポートラッチ: リセット*
		●E ポート出力: ローレベル*
		の状態になります。
LFI	入力	選局カウンタの入力端子
16.		プリスケーラから入力します。
		ブリスケーラ
		VCO→ 1/64 or 1/256
		位相検出器出力
PDO	出力	ローパスフィルタに接続します。
D00~D06	出力	7.ビット PLA の出力ポート

[₩]BI0~BI3, CO1~CO3, EO0~EO3, TEST は MN14823 のみ使用できます。

■ マスクプログラマブル仕様

●入力ポート

入力端子	オープン	プルアップ
AIO .		
·AI1		
AI2		
AI3		
BI0*		
BI1*		
BI2*		1
BI3*		

項	E		有無
フルア	٠	有	
7101	<i>y</i> 7.	無	
<u></u>	4	有	- 4
ラッ	7	無	
ラッチモ	10	レベル	
フッナモ	- r	エッジ	
- Arr	Lit-	IE.	
極	性	負	

※BIO∼BI3, CO1∼CO3 は MN14823 のみ使用できます。

6932852 PANASONIC INDL. ELECTRONIC

72C 05748 D

		MHz

	-	

●f=fosc/8 または fosc/16

•	 -
fosc/8	
fosc/16	kHz

• SDO

T-49-19-04

	プッシュ	オープン	極性	
	プル	ドレイン	標準	逆極性
SDO		•		

データ"3F"のときロー データ"3F"のときハイ (本仕様書どおり) (本仕様書と逆極性)

●音声 DAC

• RMIN (SNS1)

項 , 目		有無
ブルアップ	有	
110191	無	
ラッチ	有	
ラッチ	無	
ラッチモード	レベル	
フッテモード	エッジ	•
極性	正	
198.	負	
リモコン	.有	
受信回路	無	

リモコン受 信回路使用 時には、プ ルアップを 除くオプシ ョンは矢印 のように固 定されます。

分解能	1/32	
分胖能	1/64	
繰返し		kHz

 ロック時最高入力周波数	
	MHz

•PD0

標	準	周	波	数	
					Hz


モコン受信回路

プリセット	f/32		J.II.
カウンタ	f/64		KHZ

●基準周波数カウンタ

	標	準	分	周	比	
(10進)		7				
(16進)					1	

●タイムベース



	標	進	周	波	数	
 -		.				****

*BIO~BI3, CO1~CO3は MN14823 のみ使用できます。

●D ポート

ブッシュブル ・	137
オープンドレイン	

●C ポート出力

出力端子	ブッシュ ブル	オープンドレイン
C01*		er.
CO2×		4.00
CO3*		
CO4		
CO5		. 1
C06		
C07		
C08	•	
CO9		
		- 24
		2.1

MN1400 Family -3 MN14823/14826(MN1480 Series)

6932852 PANASONIC INDL. ELECTRONIC

72C 05749

●Dポート PLA

T-49-19-04

			-	A	ND ゲ	一卜入	力						D 7	%-	出力		
	DLPS	DLPS	DL3	DL3	DL2	DL2	DL1	DL1	DL0	DL0	D06	DO5	DO4	DO3	DO2	D01	DO0
AND1																	<u> </u>
AND2																<u></u>	ļ
AND3																	-
AND4																	
ADN5											<u> </u>						
AND6																	-
AND7																	ļ
AND8				Ī													-
AND9											ļ				<u> </u>	<u> </u>	1
AND10												<u> </u>	ļ	<u></u>			-
AND11										<u> </u>	l		<u> </u>			<u> </u>	
AND12											ļ		<u> </u>	<u> </u>			
AND13											1					-	-
AND14											<u> </u>			_	ļ	_	
AND15											<u> </u>					<u> </u>	
AND16											_	ļ					1-
AND17									<u> </u>			<u> </u>					-
AND18											-					-	-
AND19											<u> </u>	ļ	<u> </u>			1	1
AND20											1		<u> </u>			-	-
AND21										ļ	-			-	-	-	-
AND22											<u> </u>				-	-	+
AND23											ļ			-	-	-	-
AND24																	

●PLL カウンタの組合わせオプション

オプション		組合わせ	14	13	12	11	10	9	8	7	6	5	4	3	2	1 (LSB)
		基準周波数						CO10	TAPR BIT3	TAPR BIT2	TAPR BIT1	TAPR BIT0	M(3,F) BIT3	M (3,F) BIT2	M(3,F) BIT1	M(3,F) BIT0
	1	ガウンタ 選局カウンタ	0	0	M(2,F) BIT3	M (2,F) BIT2	M(2,F) BIT1			M(1,F) BIT2		M(1,F) BIT0	M (0,F) BIT3	M(0,F) BIT2	M(0,F) BIT1	M(0,F) BIT0
		基準周波数 カウンタ														
	2	選局カウンタ	M(3,F) BIT1	M (3,F) BIT0	M (2,F) BIT3	M(2,F) BIT2	M(2,F) BIT1	M(2,F) BIT0	M(1,F) BIT3	M(1,F) BIT2	M(1,F) BIT1	M(1,F) BIT0		M (0,F) BIT2	M(0,F) BIT1	M(0,F) BIT0

いずれかの組を選択します。(〇印記入)

その後、空欄にデータ(0または1)を記入してください。

注) 選局カウンタ側に 0 がすでに入っているビットは 0 に固定です。

5

マイクロコンピュータ(4-Rit) 6932852 PANASONIC INDL.ELECTRONIC

MN1400 Family—3 MN14823/14826(MN1480 Series)

72C 05750 D

■ 絶対最大定格/Absolute Maximum Ratings (Ta=25°C)

T-49-19-04

		Item	-	Symbol .	Rating	Unit
	電源電圧			V_{DD}	-0.3~8.0	V
Ī	入力電圧		· .	V _I	-0.3~VDD+0.3	V
Ī	出力端子電圧			Vo	-0.3~VDD+0.3	- V
	尖頭出力電流			IOH(peak)	-10	mA
	天頭田刀电侃			IoL(peak)	30	mA
			-	IOH(avg)*	-5	mA
	平均出力電流		ī	· IOL(avg)* ・を除く	3	mA
				IoL(avg)* DO0~6	35	mA
	動作周囲温度	•	* P	Topr	-20~+70	°C
_	保存温度			Tstg	-55∼+125	°C

^{*}いかなる 100ms の期間に対しても適用される。


■ 動作条件/Operating Conditions (Vss=0V, Ta=-20°C~+70°C)

Item	Symbol	Condition	min.	typ. (注2)	max.	Unit
電源電圧 #1)	V _{DD}		4. 5	5	5. 5	V
命令実行時間	te			6		μs
OSC1 発振周波数 ^{柱 3)}			•			
クロック周波数	fosc	Y			. 8	MHz

注1) リブルは 0.2V 以下 (ピーク値)

注3) 発振回路

注2) 標準値とは 5V, 室温時の値を示す。



■ 電気的特性/Electrical Characteristics (VDD=5V, Ta=-20°C~+70°C)

Item	Symbol	Condition	min.	typ.	max.	Unit
電源電流 世1)	IDD	Ta=25°C, 外付負荷なし			6	mA
消費電力	Ptot	fosc=8MHz, fLFI=4MHz			30	mW
スタンパイ時電流 世1)	. IsB	外付負荷なし		1.	50	μA
入力端子1 (オープン入力第	端子) RST 端	子 ^{ii 3)} , HALT 端子			94	
電圧ハイレベル	V _{1H1}		3. 5	1.	VDD	V
電圧ローレベル	VILI		Vss		0.8	· V
入力リーク電流	IILK	Vi=5V, Fig. 4 参照			±30	μA
入力端子 2 ^{注4)} (プルアップ入)	力端子).			-		
電圧ハイレベル	V _{IH 2}		3. 5		V _{DD}	V
電圧ローレベル	V _{IL2}		Vss		0.8	V
入力電流	I ₁₂	V _I =0.8V	-	-90	-200	μA
入力端子3 (LFI)			w to		-	
入力電圧	Vina		0.5		5	V _{p-p}
入力周波数	Fin	from the contract of			4	MHz
入力電流	I ₁₃	V _I =V _{SS} ~V _{DD}			±30	μA

注1) Fig.1 参照

注 2) Fig.2 参照

注3) Fig.5 参照

注 4) Fig3, Fig.4 参照

MN1400 Family—3 MN14823/14826(MN1480 Series)

6932852 PANASONIC INDL. ELECTRONIC ____ 72C 05751

■ 電気的特性(つづき)/Electrical Characteristics (Cont'd)

マイクロコンピュータ(4-Bit)

,	Τ.	-	-	υ			-	
•	7	-	4	9	-/	9	-0	4

Item	Symbol	Condition	min.	typ.	max.	Unit
出力端子1 ^{进5)} (CO1~9, SDC), E00~3)					
電圧ハイレベル 注6)	Von	$V_{DD} = 5.0 V, I_{OH} = -100 \mu A$	4			V
電圧ローレベル	Vol.1 .	V _{DD} =5. 0V, I _{OL} =2mA			0.5	V
出力リーク電流 ^{注7)}	· Iolki	$V_0 = V_{SS} - V_{DD}$			±30	μA
出力端子 2 ^{注 5)} (DO0~6)		•				
電圧ハイレベル 性 6)	V _{OH2}	$V_{DD} = 5.0 V, I_{OH} = -100 \mu A$	4.			V
電圧ローレベル	Vol.2	V _{DD} =5. 0V, I _{OL} =28mA			1.9	V
出力リーク電流 ^{柱7)}	Iolk2	Vo=Vss~VDD			±30	μA
PDO 端子 (PDO)				<u> </u>		
ハイレベル出力電流	Іон	V ₀ =3V	-0.8			m.A
ローレベル出力電流	IoL	Vo=2V	+0.8			mA
出力リーク電流	loff	Vo=Vss~VDD			±200	nA
入力端子(HALT 端子,RS	T端子, LFI	端子を除く)				
入力電流	I14	V _{IN} =3V				μA
端子容量						
入力端子	Cı	V _I =2V	-	5		pF
出力端子	Co	Vo=2V	4	10		pF
OSC 端子	Cosc	Vosc=2V		10	<u> </u>	pF


注 5) 全出力端子は CMOS 構造である。出力レベルは CMOS コンパチブル、Fig.6 参照

注 6) PUSH-PULL の場合のみ


注7) OPEN-DRAIN の場合のみ

■ AC 特性/AC Characteristics (VDD=5V, Ta=-20~+70°C)

Item	Symbol	Condition	I	nin.	typ.	max.	Unit
RST 端子 ^{推1)} (RST)				_			
・ローレベル・パルス幅	twrst			te		·	μs
SNS1 端子 ^{往2)} (SNS1)			,	٠			
ハイレベルパルス幅	·tws1H			20			·μs
ローレベルパルス幅	twsiL			20		·	μs
立上り時間	trs1					6. 5	μs
立下り時間・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	tisi					6.5	μs



6932852 PANASONIC INDL. ELECTRONIC



電源電流(IDD)測定回路







Fig. 2 入力回路(Fig. 4 参照)




ブルアップ抵抗付入力回路および 入力電流(Fig. 4 参照)



入力電流測定回路 Fig. 4







電源投入時にVppが4.5Vに立ち上がった後、1命令実行時間以上の間、 RST端子の電圧が0.8V以下に保持されるCRSTの値を選択する。

イニシャルリセット回路および電圧波形


6932852 PANASONIC INDL. ELECTRONIC




出力回路



オープンドレイン出力回路



出力電流






Fig. 6 出力回路, 出力電流および測定回路

生) 各入力端子は被測定出力端子が ハイレベル([tot潮定) およびローレベル([tot潮定) になるよう に与える。

40

6 40-DIP

マイクロコンピュータ(4-Bit)

6932852 PANASONIC INDL. ELECTRONIC

720 05754


T-49-19-04

■ MN1410/1480 シリーズ端子配置図/MN1410/1480 Series Pin Assignments

- DAC1 Vss - KI5 27 -VDD AI3 21 KI4 K01 -AI2 26 -OSC1 - KI3 20 25 KO2 -- OSC2(C09) AI1 **-** Ċ08 AI0 KI2 K03 -- CO7 BI1 23 KI1 KO4 ◄ - CO6 BI0 MN1416 MN1411 - C3 KO5 ---17 CO5 EO0 DAC2 - DAC 16 E01 K06 -19 → D04 10 – Vdd C1 -**→** DO3 18 E03 **◄** 21 OSC2 ► DO2 RST 12 - 0SC1 D1 -13 → D01 RMIN - DO0 - D3 TST @28-DIP(a) (1) 22 - DIP

 v_{ss}

RST . → D06 39 CO1 -**→** DO5 38 - DO4 37 Vss -D06-C07 CO2 -→ DO3 CO3 36 RST **→**DO5 27 → DO2 C04 35 26 → DO4 CO2 -→ DO1 CQ5 CO3 -25 →DO3 → D00 CO6 -33 →DO2 CO5 -24 C07 → EO3 C06 -23 → DO1-EO3 10 → E02 CO8 -31 MN1418 22 → DO0 · EO2 CO8 < MN1418 11 - SNS1 -RMIN AI3 12 - SNSO AI3 ►DAC1·DAC2 AI2 → DAC1 AI2 13 28 19 ►DAC2·EO1 AI1 14
 + É01
 AI1 18 DAC3-EO0 AI0 15 - E00 AI0 OSC1 17 -BIO OSC1 16 - BI0 12 C09 · C010 · DAC4 · OSC2 - BI1 17 -BI1 OSC2 13 CO10-DAC4 - BI2 $-v_{pp}$ TST(CO4) DAC2 19 TST 20 DAC3



注 1) 上記品種の主要特性は、MN1410/1480 Series 仕様一覧表(110,111)をご覧ください。

(4) 28-DIP(a)


注 2) 詳細は、MN14821/14831, MN14823/14826(MN1410/1480 Series [代表例]) とほぼ類似ですのでご参照ください。 なお、個々の品種についての仕様書も別途用意いたしております。



6932852 PANASONIC INDL. ELECTRONIC

72C 05755

T-49-19-04



注1) 上記品種の主要特性は、MN1410/1480 Series 仕様一覧表(111, 112ページ)をご覧ください。

性 2) 詳細は、MN14821/14831, MN14823/14826 (MN1410/1480 Series | 代表例) とほぼ類似ですのでご参照ください。 なお、個々の品種についての仕様書も別途用意いたしております。

MN1400 Family-3 MN1410/1480 Series

6932852 PANASONIC INDL. ELECTRONIC

72C 05756

T-49-19-04

■ MN1410/1480 シリーズ端子配置図/MN1410/1480 Series Pin Assignments CKO CKO TEST DÁC 39 DAC 39 - CO10 - CO10 AIO AI0 38 37 38 osco - OSCO AI1 AI1 37 OSC2 - OSC2 AT2 36 AI2 36 OSC1 AI3 35 - OSC1 35 AI3 - CO9 BIO ► CO9 BIO 33 BI1 - CO8 RII C07 C06 C07 BI2 BI2 C06 BI3 31 MN14824 MN14825 CO5 SNS0 - CO5 SNSO 29 SNS1 29 ► CO4 SNS1 CO3 28 E00 **◄** 28 CO3 EO0 13 13 - CO2 27 E01 ◀ 27 ► CO2 EO1 CO1 RST 26 EO2 26 - CO1 EO2 25 RST EO3 EO3 25 16 Vss 24 DOO - V_{ss} - DO6 DO0 24 17 - DO6 DO1 DO1 23 18 - DO5 ► DO5 D02 DO2 22 21 19 19 DO3 - DO4 DO3 20 2040-SDIP 2040-SDIP V_{DD} DAC1 -31 TEST - DO2 AIO -38 ► DAC3 CO1 -38 - DO1 AI1 37 - DAC4 37 - DO0 AI2 OSC2 CO3 -► EO3 AI3 35 - OSCI CO4 -35 ► EO2 - CO9 ► E01 BIO CO5 -► CO8 RI1 33 CO6 < 33 ► E00 - RMIN (SNS1) - CO7 BI2 32 C07 ~ - SNSO C06 BI3 10 CO8 -10 MN14832 31 30 31 MN14827 C₀5 - BI3 CO10-30 DAC3 VOB (VOW2) VOW1 HSYNC C₀₄ BI2 SNS1 . 29 EO0 13 28 CO₃ BI1 E01 -27 CO2 - BIO 14 15 CO1 RST AI3 EO2 26 25 16 25 - AI2 EC3 24 Vss 17 24 AI1 DO0 Vss DO1 -■ DO6 18 23 - AIO DAC2 D₀₂ 19 22 ■ DO5 OSC2 19 22 ► DÒ4 DO3 20 21 TST 20 DAC1 2040-SDIP 2040-SDIP ■ DO3 $\frac{V_{DD}}{RST}$ 39 ► DO2 CO1 + 38 ► DO1 ► DO0 CO3 -► E03 ► EO2 C₀5 ► E01 - E00 RMIN (SNS1) C08 SNSO MN14833 CO9 30 BI3 VOB (VOW2)

VOW1

HSYNC

VSYNC

DOSC 12 20 BI2 13 28 RII 14 -27 BIO 26 25 15 AI3 16 AI2 v_{ss} 24 17 ATI OSC1 23 ATO DAC2 OSC2 TST DAC1

注 1) 上記品種の主要特性は、MN1410/1480 Series 仕様一覧表(112, 113ページ)をご覧ください。

2040-SDIP

注2) 詳細は、MN14821/14831, MN14823/14826(MN1410/1480 Series 【代表例】とほぼ類似ですのでご参照ください。 なお、個々の品種についての仕様書も別途用意いたしております。